
STD150
3-232
Samsung ASIC
IVT/IVTD2/IVTD4/IVTD8/IVTD16
Inverting Tri-State Buffer with Enable High, 1X/2X/4X/8X/16X Drive
Logic Symbol
Cell Data
Switching Characteristics
IVT
(Typical process, 25
°
C, 1.2V, t
R
/t
F
= 0.13ns, SL: Standard Load)
IVTD2
Input Load (SL)
IVTD4
A
1.1
Output Load (SL)
IVTD2
IVTD4
Y
1.5
3.0
IVT
IVTD2
A
1.1
IVTD
8
A
1.1
IVTD
16
A
1.1
Gate Count
IVTD4
4.67
IVT
Y
1.1
IVTD
8
IVTD
16
Y
5.8
A
E
E
E
E
E
Y
Y
1.1
1.5
1.6
1.8
2.9
2.8
11.4
IVT
3.67
IVTD2
4.00
IVTD
8
7.33
IVTD
16
10.00
A
Y
E
Path
Parameter
Delay [ns]
SL = 2
0.066
0.058
0.143
0.147
0.065
0.057
0.099
0.139
0.134
0.126
<
Delay Equations [ns]
Group1*
0.035 + 0.016*SL
0.032 + 0.013*SL
0.125 + 0.009*SL
0.130 + 0.009*SL
0.033 + 0.016*SL
0.031 + 0.013*SL
0.082 + 0.009*SL
0.121 + 0.009*SL
0.134 + 0.000*SL
0.126 + 0.000*SL
Group2*
0.032 + 0.016*SL
0.034 + 0.012*SL
0.130 + 0.008*SL
0.136 + 0.007*SL
0.031 + 0.016*SL
0.034 + 0.012*SL
0.086 + 0.008*SL
0.127 + 0.007*SL
0.134 + 0.000*SL
0.126 + 0.000*SL
Group3*
0.026 + 0.017*SL
0.030 + 0.013*SL
0.131 + 0.007*SL
0.140 + 0.007*SL
0.027 + 0.017*SL
0.029 + 0.013*SL
0.088 + 0.007*SL
0.132 + 0.007*SL
0.134 + 0.000*SL
0.126 + 0.000*SL
A to Y
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tPLZ
tPHZ
E to Y
*Group1 : SL < 4, *Group2 : =
Path
Parameter
Delay [ns]
SL = 2
0.060
0.048
0.140
0.145
0.051
0.042
0.098
0.133
0.141
0.151
<
Delay Equations [ns]
Group1*
0.042 + 0.009*SL
0.034 + 0.007*SL
0.129 + 0.005*SL
0.135 + 0.005*SL
0.036 + 0.007*SL
0.027 + 0.008*SL
0.087 + 0.005*SL
0.122 + 0.006*SL
0.141 + 0.000*SL
0.150 + 0.000*SL
Group2*
0.047 + 0.007*SL
0.037 + 0.006*SL
0.134 + 0.004*SL
0.139 + 0.004*SL
0.033 + 0.008*SL
0.032 + 0.006*SL
0.093 + 0.004*SL
0.129 + 0.004*SL
0.141 + 0.000*SL
0.151 + 0.000*SL
Group3*
0.033 + 0.008*SL
0.032 + 0.006*SL
0.141 + 0.004*SL
0.147 + 0.003*SL
0.028 + 0.008*SL
0.030 + 0.006*SL
0.099 + 0.004*SL
0.139 + 0.004*SL
0.141 + 0.000*SL
0.151 + 0.000*SL
A to Y
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tPLZ
tPHZ
E to Y
*Group1 : SL < 4, *Group2 : =
Truth Table
A
x
0
1
E
0
1
1
Y
Hi-Z
1
0