
Samsung ASIC
3-165
STD150
OA321/OA321D2
3-OR and 2-OR into 3-NAND with 1X/2X Drive
Logic Symbol
Cell Data
OA321
Input Load (SL)
OA321
C
1.1
OA321D2
C
1.1
A
B
D
1.1
E
F
A
B
D
1.1
E
F
1.0
1.1
1.1
0.9
1.0
1.1
1.1
0.9
Gate Count
OA321
3.00
OA321D2
4.00
Truth Table
A
0
x
x
B
0
x
x
C
0
x
x
D
x
0
x
E
x
0
x
F
x
x
0
Y
1
1
1
0
Other States
D
E
Y
A
B
C
F
Path
Parameter
Delay [ns]
SL = 2
0.329
0.167
0.146
0.119
0.327
0.187
0.168
0.132
0.325
0.206
0.177
0.142
0.250
0.185
0.138
0.150
0.208
0.205
0.143
0.162
0.256
0.203
0.135
0.170
<
Delay Equations [ns]
Group1*
0.231 + 0.049*SL
0.114 + 0.027*SL
0.099 + 0.024*SL
0.089 + 0.015*SL
0.228 + 0.050*SL
0.133 + 0.027*SL
0.120 + 0.024*SL
0.103 + 0.015*SL
0.225 + 0.050*SL
0.152 + 0.027*SL
0.129 + 0.024*SL
0.112 + 0.015*SL
0.186 + 0.032*SL
0.131 + 0.027*SL
0.106 + 0.016*SL
0.119 + 0.015*SL
0.141 + 0.033*SL
0.150 + 0.028*SL
0.112 + 0.016*SL
0.132 + 0.015*SL
0.206 + 0.025*SL
0.147 + 0.028*SL
0.109 + 0.013*SL
0.140 + 0.015*SL
Group2*
0.224 + 0.051*SL
0.110 + 0.028*SL
0.099 + 0.024*SL
0.090 + 0.014*SL
0.223 + 0.051*SL
0.130 + 0.028*SL
0.120 + 0.024*SL
0.104 + 0.014*SL
0.222 + 0.051*SL
0.150 + 0.028*SL
0.130 + 0.024*SL
0.114 + 0.015*SL
0.181 + 0.033*SL
0.128 + 0.028*SL
0.107 + 0.016*SL
0.122 + 0.015*SL
0.139 + 0.034*SL
0.148 + 0.028*SL
0.113 + 0.015*SL
0.134 + 0.015*SL
0.201 + 0.027*SL
0.147 + 0.028*SL
0.110 + 0.013*SL
0.142 + 0.015*SL
Group3*
0.219 + 0.051*SL
0.105 + 0.028*SL
0.103 + 0.023*SL
0.092 + 0.014*SL
0.220 + 0.051*SL
0.126 + 0.028*SL
0.124 + 0.023*SL
0.106 + 0.014*SL
0.220 + 0.051*SL
0.146 + 0.028*SL
0.134 + 0.023*SL
0.117 + 0.014*SL
0.173 + 0.034*SL
0.127 + 0.028*SL
0.108 + 0.015*SL
0.125 + 0.014*SL
0.136 + 0.034*SL
0.147 + 0.028*SL
0.114 + 0.015*SL
0.137 + 0.014*SL
0.190 + 0.028*SL
0.147 + 0.028*SL
0.111 + 0.013*SL
0.145 + 0.014*SL
A to Y
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
tR
tF
tPLH
tPHL
B to Y
C to Y
D to Y
E to Y
F to Y
*Group1 : SL < 4, *Group2 : =